高性能電子技術將專注于提高計算速度
晶(jing)(jing)體(ti)管是75年(nian)前(qian)發(fa)明的(de)，不(bu)(bu)久之后就(jiu)發(fa)明了(le)集成電路(IC)。晶(jing)(jing)體(ti)管體(ti)積變小(xiao)的(de)進步也導致(zhi)它們變得(de)更(geng)便宜(yi)，這就(jiu)是著名(ming)的(de)摩(mo)爾定律。今天復(fu)雜(za)的(de)處理器芯(xin)片(pian)包含(han)超過1000億個晶(jing)(jing)體(ti)管，但小(xiao)型化(hua)(“縮放”)的(de)速(su)度已經放緩，它不(bu)(bu)再是提高特定應用性(xing)能的(de)唯(wei)一(yi)或主要設(she)計(ji)目標。摩(mo)爾定律如(ru)何繼續向前(qian)發(fa)展?新的(de)方法包括(kuo)將重(zhong)點放在提高信息(xi)處理速(su)度上(shang)的(de)三維集成，而不(bu)(bu)是增加芯(xin)片(pian)上(shang)晶(jing)(jing)體(ti)管的(de)密度。
雖然摩(mo)爾(er)定律預(yu)測(ce)了每個晶(jing)體(ti)管成本的(de)下降速(su)率，但它通常是根(gen)據晶(jing)體(ti)管的(de)尺(chi)寸來看待的(de)，這對(dui)于二維(2D)芯片陣列來說，轉化為面(mian)積大(da)小或“占地面(mian)積”。在過去的(de)75年里，隨著工藝(yi)制程從微米(mi)級減(jian)少(shao)(shao)到納(na)(na)米(mi)級，實施新制造技(ji)術的(de)問題多次引起了人們對(dui)“摩(mo)爾(er)定律終結”的(de)關注。20年前，人們對(dui)一些難以擴(kuo)展的(de)技(ji)術的(de)發展持悲觀態度。在這種情況下，其中一位作者(M.S.L.)預(yu)測(ce)，金(jin)屬(shu)氧化物半導體(ti)場效應晶(jing)體(ti)管(mosfet)在所謂的(de)65納(na)(na)米(mi)節點以下(2003年是最先(xian)進的(de))的(de)縮放速(su)度不會(hui)放緩，在達到縮放極(ji)限之前，至少(shao)(shao)會(hui)持續(xu)10年。
事實上，從(cong)2003年(nian)每個(ge)芯(xin)片大(da)約1億(yi)(yi)個(ge)晶(jing)(jing)體(ti)(ti)管到(dao)(dao)今天(tian)每個(ge)芯(xin)片多達(da)1000億(yi)(yi)個(ge)晶(jing)(jing)體(ti)(ti)管的(de)(de)規模在(zai)持續擴大(da)。一(yi)(yi)種方法是提高(gao)通(tong)(tong)斷電(dian)(dian)(dian)流比(bi)，使其能夠(gou)實際運行(xing)，抑(yi)制漏電(dian)(dian)(dian)流以減少浪費功(gong)率。2003年(nian)引入應(ying)變(bian)硅作(zuo)為(wei)通(tong)(tong)道材(cai)料，通(tong)(tong)過(guo)(guo)(guo)提高(gao)電(dian)(dian)(dian)子速度(du)來提高(gao)通(tong)(tong)電(dian)(dian)(dian)流;2004年(nian)，高(gao)介電(dian)(dian)(dian)常數的(de)(de)柵(zha)絕緣子降(jiang)低了(le)脫態(tai)柵(zha)漏電(dian)(dian)(dian)流。2011年(nian)，FinFET(一(yi)(yi)種非(fei)平面(mian)晶(jing)(jing)體(ti)(ti)管結構(gou)，通(tong)(tong)過(guo)(guo)(guo)柵(zha)極(ji)電(dian)(dian)(dian)極(ji)增加了(le)對能量(liang)勢壘的(de)(de)靜電(dian)(dian)(dian)控(kong)制，從(cong)而提高(gao)了(le)通(tong)(tong)斷電(dian)(dian)(dian)流比(bi))被引入到(dao)(dao)商(shang)業(ye)集成(cheng)電(dian)(dian)(dian)路中(zhong)。進一(yi)(yi)步改進柵(zha)極(ji)靜電(dian)(dian)(dian)控(kong)制的(de)(de)柵(zha)極(ji)全能晶(jing)(jing)體(ti)(ti)管目(mu)前正在(zai)開發中(zhong)。可(ke)制造的(de)(de)晶(jing)(jing)體(ti)(ti)管尺寸(cun)(cun)受圖樣和(he)蝕刻(ke)的(de)(de)限制。模版是通(tong)(tong)過(guo)(guo)(guo)一(yi)(yi)種被稱(cheng)為(wei)光(guang)(guang)刻(ke)的(de)(de)過(guo)(guo)(guo)程(cheng)完成(cheng)的(de)(de)，在(zai)這個(ge)過(guo)(guo)(guo)程(cheng)中(zhong)，光(guang)(guang)反(fan)應(ying)性(xing)聚合物(wu)在(zai)芯(xin)片上創建一(yi)(yi)個(ge)掩模，用于蝕刻(ke)步驟(zou)。圖案的(de)(de)最(zui)小尺寸(cun)(cun)由所用光(guang)(guang)的(de)(de)波長決(jue)定。最(zui)近出現的(de)(de)極(ji)紫外光(guang)(guang)刻(ke)技術(shu)(EUV)使得(de)摩爾定律(lv)在(zai)7納米節點之(zhi)外繼續存在(zai)成(cheng)為(wei)可(ke)能。
芯片上(shang)的晶體(ti)管(guan)數量仍在(zai)(zai)(zai)增加，但擴(kuo)展(zhan)速度已經放緩(huan)，因為(wei)較小的晶體(ti)管(guan)功能不太好。具(ju)體(ti)來(lai)說，通(tong)道的長度(源極(ji)和漏(lou)極(ji)之間(jian)的區域(yu)，柵極(ji)作(zuo)為(wei)開關(guan)(guan)(guan))現(xian)(xian)在(zai)(zai)(zai)是10納(na)米。在(zai)(zai)(zai)較短的通(tong)道長度下(xia)，過多(duo)的量子力(li)學隧穿會降低(di)(di)晶體(ti)管(guan)的作(zuo)用。關(guan)(guan)(guan)鍵性(xing)能指標(biao)，如通(tong)電(dian)流(liu)(應該高(gao)，以實現(xian)(xian)高(gao)速運(yun)行)、關(guan)(guan)(guan)電(dian)流(liu)(應該低(di)(di)，以盡(jin)(jin)量減少待機功率)和電(dian)源電(dian)壓(應該低(di)(di)，以盡(jin)(jin)量減少功耗)，都將同時降低(di)(di)。硅MosFET現(xian)(xian)在(zai)(zai)(zai)已經是盡(jin)(jin)可(ke)能小的尺寸了，而2D芯片的尺寸已經走(zou)到(dao)了盡(jin)(jin)頭，所以必(bi)須(xu)找到(dao)提高(gao)性(xing)能的新方法。
通過從通用的“商品芯片”轉向加速特定功能的芯片，性能得到了提高。例如，硬件加速將特定的任務交給專門的芯片，如圖形處理單元或特定于應用程序的IC。像蘋果這樣的公司現在設計自己的芯片來滿足他們的特定要求，所有主要的汽車制造商也會這樣做。計算是機器學習的限制因素，谷歌等公司現在設計自己的人工智能(AI)加速器芯片。定制芯片設計可以成倍地提高性能，但正如芯片制造設施(“晶圓廠”)的成本增加一樣(從2000年的約10億美元增加到領先晶圓廠的約200億(yi)美元(yuan))，先進(jin)設計的成本也(ye)增加了。設計一(yi)個尖(jian)端芯片可能花費5億(yi)美元(yuan)，需要大約1000名工程師的團隊。降低(di)尖(jian)端定制芯片設計的成本(可能使用機器(qi)學習(xi)技(ji)術)將是下一(yi)個電子時代的關鍵(jian)挑(tiao)戰(zhan)。
持(chi)續的(de)(de)進(jin)(jin)步(bu)還(huan)需(xu)要基礎(chu)技術的(de)(de)進(jin)(jin)步(bu)。盡管芯片(pian)(pian)上(shang)的(de)(de)晶體(ti)(ti)管數量急劇(ju)增加(通(tong)(tong)過減(jian)小它(ta)們(men)的(de)(de)尺寸和(he)增加2D芯片(pian)(pian)面(mian)積(ji))，但(dan)直(zhi)到(dao)(dao)最近(jin)，設計的(de)(de)一個方面(mian)基本沒有(you)改(gai)變。單(dan)個芯片(pian)(pian)與其他芯片(pian)(pian)和(he)其他組件(jian)(如電(dian)感器)橫向封裝并組合在(zai)印刷電(dian)路(lu)板上(shang)。在(zai)芯片(pian)(pian)上(shang)和(he)芯片(pian)(pian)外發送信號會(hui)增加延遲和(he)功耗。一個新(xin)(xin)興的(de)(de)設計主題是利用第三維度(垂直(zhi)維度)實(shi)現萬(wan)億級集(ji)成(TSI)，將數萬(wan)億晶體(ti)(ti)管集(ji)成到(dao)(dao)單(dan)片(pian)(pian)或(huo)堆(dui)疊芯片(pian)(pian)中，并以每秒每毫(hao)米(mi)太(tai)比特的(de)(de)通(tong)(tong)信速度進(jin)(jin)行電(dian)氣(qi)或(huo)光學(xue)互連(“每毫(hao)米(mi)”指芯片(pian)(pian)之間的(de)(de)通(tong)(tong)信鏈路(lu)距離)。例如，一個3D NAND閃(shan)存(cun)(基于NAND邏輯門(men)并在(zai)斷電(dian)時(shi)保持(chi)其狀態)可以有(you)近(jin)200層器件(jian)和(he)5000萬(wan)兆(zhao)存(cun)儲晶體(ti)(ti)管。新(xin)(xin)興的(de)(de)邏輯晶體(ti)(ti)管采用新(xin)(xin)的(de)(de)通(tong)(tong)道材料(如過渡金屬二硫代化(hua)物和(he)氧化(hua)銦)，可以在(zai)低溫下加工并嵌入(ru)互連堆(dui)棧中，提供了進(jin)(jin)一步(bu)的(de)(de)機會(hui)。
第三維度(du)也(ye)開啟了邏輯(ji)、存儲器(qi)和(he)功率晶體(ti)管的(de)(de)(de)垂(chui)(chui)直異(yi)構集成的(de)(de)(de)可(ke)能性。通過“穿(chuan)硅(gui)通孔”（從芯片(pian)垂(chui)(chui)直連接的(de)(de)(de)金屬(shu)(shu)線），可(ke)以堆(dui)疊已處理的(de)(de)(de)芯片(pian)，使其物(wu)理位置接近，以最大限度(du)地減(jian)少信號延遲(chi)并降(jiang)低功耗。垂(chui)(chui)直堆(dui)疊的(de)(de)(de)邏輯(ji)和(he)存儲器(qi)芯片(pian)還(huan)支(zhi)持(chi)新的(de)(de)(de)計(ji)算范例(li)，例(li)如(ru)“在存儲器(qi)中計(ji)算”。單片(pian)3D IC將由(you)有源器(qi)件層組成，例(li)如(ru)2D邏輯(ji)晶體(ti)管、磁(ci)阻(zu)和(he)電(dian)阻(zu)隨機存取存儲器(qi)、鐵(tie)電(dian)FET沿(yan)著將它們(men)互(hu)連的(de)(de)(de)金屬(shu)(shu)線。
最近(jin)的封(feng)裝創新，例如插入在3D芯(xin)片和襯底(di)之(zhi)間(jian)的硅-interposer和多(duo)裸片硅橋，在芯(xin)片之(zhi)間(jian)產(chan)生(sheng)了更密集的橫向互連和更快(kuai)的通(tong)(tong)信(xin)。先進的封(feng)裝通(tong)(tong)過并行集成將邏輯、存儲器、電源管理、通(tong)(tong)信(xin)和光電器件整合在一起。集成度(du)的接近(jin)程度(du)可與堆疊式和單片式3D IC相媲(pi)美。
單片(pian)3D集(ji)(ji)成(cheng)將要求生長(chang)或沉積步(bu)驟不影響已經處理的(de)(de)層。例如，嵌入在互連(lian)疊層內(nei)的(de)(de)晶(jing)(jing)(jing)體(ti)管(guan)(guan)必須在足夠低(di)的(de)(de)溫度下(xia)沉積，以(yi)不干擾下(xia)面的(de)(de)Si晶(jing)(jing)(jing)體(ti)管(guan)(guan)的(de)(de)摻雜劑分(fen)布。所需材(cai)料(liao)通常不兼容，除非開(kai)發特殊工(gong)藝。堆(dui)疊已加工(gong)的(de)(de)2D芯片(pian)以(yi)實現3D系統(tong)有其自身的(de)(de)一系列(lie)(lie)材(cai)料(liao)和(he)加工(gong)挑(tiao)戰，例如在約1至5 mm的(de)(de)距(ju)離內(nei)保持互連(lian)對準。硅(gui)高低(di)壓邏(luo)輯和(he)存儲器晶(jing)(jing)(jing)體(ti)管(guan)(guan)以(yi)及基于化合物半導體(ti)的(de)(de)功率和(he)高頻晶(jing)(jing)(jing)體(ti)管(guan)(guan)等組件的(de)(de)異質集(ji)(ji)成(cheng)，都提出了一系列(lie)(lie)復雜的(de)(de)集(ji)(ji)成(cheng)挑(tiao)戰。
晶(jing)體管在工作時會產生熱(re)量，散熱(re)是(shi)當今(jin)電子領域(yu)的(de)(de)一(yi)個嚴重(zhong)問題。事(shi)實上，異構IC中的(de)(de)邏輯、存儲(chu)器、功(gong)率晶(jing)體管和電感器之(zhi)間的(de)(de)熱(re)串擾(rao)帶(dai)來(lai)了前所未有的(de)(de)設(she)計(ji)挑戰。當數以萬(wan)億計(ji)的(de)(de)晶(jing)體管被緊密放置在一(yi)起時，新(xin)的(de)(de)散熱(re)方(fang)法（也許是(shi)模仿生物體的(de)(de)溫度調節）和熱(re)感知設(she)計(ji)將是(shi)至關(guan)重(zhong)要的(de)(de)。
電(dian)子系(xi)統的(de)(de)可(ke)靠(kao)性(xing)(xing)(xing)必須保(bao)證至(zhi)少(shao)一(yi)段時間，通常為10年(nian)，但對于某些(xie)應用則為數十年(nian)。要確保(bao)每(mei)個(ge)具有1000億(yi)(yi)個(ge)晶體(ti)(ti)管(guan)(guan)的(de)(de)IC的(de)(de)故障率在百萬分之1到(dao)10之間，需要預測(ce)千萬億(yi)(yi)個(ge)晶體(ti)(ti)管(guan)(guan)的(de)(de)可(ke)靠(kao)性(xing)(xing)(xing)。實際上，可(ke)靠(kao)性(xing)(xing)(xing)是(shi)通過對不超(chao)過幾千個(ge)晶體(ti)(ti)管(guan)(guan)進(jin)行短期加速測(ce)試(shi)來確定的(de)(de)。因此，需要以前所未有的(de)(de)精確度來理(li)解這(zhe)些(xie)新系(xi)統的(de)(de)磨(mo)損和災難性(xing)(xing)(xing)故障模式的(de)(de)可(ke)靠(kao)性(xing)(xing)(xing)物理(li)學(xue)。當如此多的(de)(de)設(she)備相(xiang)互連接(jie)并緊(jin)密靠(kao)近時，新的(de)(de)現(xian)象將會出現(xian)，必須對這(zhe)些(xie)現(xian)象進(jin)行管(guan)(guan)理(li)或利用。
未來(lai)的(de)萬(wan)億級(ji)系統(tong)將從(cong)根(gen)本上(shang)不同于(yu)今(jin)天的(de)千兆(zhao)級(ji)系統(tong)，因為對(dui)系統(tong)的(de)構建模(mo)塊的(de)理解(jie)并不能告知這些模(mo)塊如何相互作用并導致新(xin)現象。芯(xin)片(pian)設(she)計已(yi)經很復雜(za)和昂貴，但用于(yu)放置設(she)備(bei)進行3D設(she)計和它們之間(jian)的(de)互連的(de)算法或(huo)工具還(huan)不存在(zai)。這些設(she)計工具必須對(dui)工藝和封裝集(ji)成的(de)復雜(za)性、3D IC之間(jian)的(de)熱(re)串擾以及封裝系統(tong)的(de)特(te)定(ding)操作可變性和可靠性進行建模(mo)。
當新材料(liao)和加工技術(shu)在研(yan)(yan)究(jiu)中被(bei)開(kai)發出(chu)來時，它們必須(xu)被(bei)轉化為大規模的(de)(de)(de)(de)(de)制造(zao)。將研(yan)(yan)究(jiu)級設備(bei)所取得的(de)(de)(de)(de)(de)進(jin)步(bu)轉化為使(shi)用不同的(de)(de)(de)(de)(de)、更(geng)先(xian)進(jin)的(de)(de)(de)(de)(de)制造(zao)設備(bei)進(jin)行大規模制造(zao)是一項嚴(yan)峻的(de)(de)(de)(de)(de)“實(shi)驗室到晶(jing)圓(yuan)廠”挑(tiao)戰。研(yan)(yan)究(jiu)團體將需(xu)要(yao)先(xian)進(jin)的(de)(de)(de)(de)(de)處理設施，并需(xu)要(yao)短的(de)(de)(de)(de)(de)“構思-實(shi)施-分析”的(de)(de)(de)(de)(de)實(shi)驗循環(huan)，以(yi)最大限(xian)度地學習。
散熱問題將(jiang)(jiang)決定(ding)3D萬億級(ji)集(ji)(ji)成(cheng)(cheng)的(de)(de)(de)(de)(de)(de)極限，正如隧(sui)道效應限制了2D縮(suo)放。這(zhe)一要求不(bu)(bu)(bu)一定(ding)預示著摩爾(er)定(ding)律(lv)的(de)(de)(de)(de)(de)(de)終結。計(ji)算(suan)的(de)(de)(de)(de)(de)(de)目標(biao)不(bu)(bu)(bu)是(shi)每(mei)秒的(de)(de)(de)(de)(de)(de)運算(suan)次數，而(er)是(shi)每(mei)秒的(de)(de)(de)(de)(de)(de)信息(xi)量(liang)。在這(zhe)方面(mian)，生物學提(ti)供(gong)了一個指南。人類的(de)(de)(de)(de)(de)(de)感(gan)官在將(jiang)(jiang)信息(xi)傳遞給(gei)大腦(nao)之前(qian)，先(xian)在本(ben)地處理信息(xi)。在本(ben)地內(nei)存和數據處理（邊緣(yuan)分析）的(de)(de)(de)(de)(de)(de)支持(chi)(chi)下(xia)，為連(lian)接模擬世界的(de)(de)(de)(de)(de)(de)邊緣(yuan)傳感(gan)器提(ti)供(gong)支持(chi)(chi)，可(ke)(ke)以防(fang)止數據洪流(liu)淹沒(mei)計(ji)算(suan)機。電子業正處于轉折點。75年來(lai)，晶(jing)體(ti)管(guan)變得更小已經成(cheng)(cheng)為可(ke)(ke)能(neng)，但(dan)這(zhe)不(bu)(bu)(bu)會成(cheng)(cheng)為未來(lai)幾十年進步(bu)的(de)(de)(de)(de)(de)(de)推動力。如果將(jiang)(jiang)摩爾(er)定(ding)律(lv)理解為每(mei)個集(ji)(ji)成(cheng)(cheng)系統（不(bu)(bu)(bu)一定(ding)是(shi)每(mei)個芯(xin)片(pian)）的(de)(de)(de)(de)(de)(de)晶(jing)體(ti)管(guan)數量(liang)不(bu)(bu)(bu)斷增加(jia)，那(nei)么(me)摩爾(er)定(ding)律(lv)的(de)(de)(de)(de)(de)(de)終結還遙遙無(wu)期（見圖(tu)）。晶(jing)體(ti)管(guan)數量(liang)的(de)(de)(de)(de)(de)(de)增加(jia)不(bu)(bu)(bu)是(shi)通過(guo)縮(suo)小尺寸來(lai)實現的(de)(de)(de)(de)(de)(de)，而(er)是(shi)通過(guo)將(jiang)(jiang)它們垂直(zhi)堆疊(die)或橫(heng)向組合在復雜的(de)(de)(de)(de)(de)(de)封裝中，最終集(ji)(ji)成(cheng)(cheng)在單片(pian)3D芯(xin)片(pian)中并增加(jia)功(gong)能(neng)。
未來三種技術
二維（2D）納米電(dian)子(zi)學、三維（3D）萬億級(ji)集成和功能集成都(dou)可以擴(kuo)展摩爾定律(lv)，但都(dou)面臨著實(shi)質性的挑戰和基(ji)本限制(zhi)。
不(bu)同技術路線面臨的(de)技術挑戰和限(xian)制
從(cong)納米電(dian)(dian)子學（專(zhuan)注于(yu)減小(xiao)晶體管尺寸）到(dao)萬億級(ji)電(dian)(dian)子學（由增(zeng)加晶體管數(shu)量和相關功能(neng)驅動）的(de)轉變(bian)定義(yi)了未來的(de)范式轉變(bian)和核(he)心研究挑戰。它將(jiang)需要在材料、設(she)備(bei)、加工(gong)以及人(ren)類(lei)迄今建造的(de)最復(fu)(fu)雜系(xi)統的(de)設(she)計(ji)和制造方面取得根本(ben)性的(de)進步。總(zong)有一天，電(dian)(dian)隧穿和產(chan)熱瓶頸(jing)將(jiang)定義(yi)3D集成的(de)極限。在此之前，隨著研究人(ren)員解(jie)決這些異常復(fu)(fu)雜的(de)電(dian)(dian)子系(xi)統的(de)挑戰，摩爾定律可能(neng)會繼續下(xia)去。
